Quartus II

Quartus IIは、HDL設計のコンパイルや合成、解析シナリオの実行、左にはさまざまな反応のシミュレーションを行う手段を提供してくれるWindows用プログラムです。こちらではまた、ターゲットデバイスのコンフィギュレーションをすることもできます。CPLD・ASIC・FPGAなどのデザインをサポートしております。また、各種配線モデルもご用意されています。

新しいプロジェクト

プロジェクト内の要素を整理することができるソフトウェアソリューションです。こちらには、デザイン階層・ライブラリ・制約・基本設定に関する情報がございます。新しいプロジェクトを作成するには、専用のウィザードをご活用ください。グラフィカルなインターフェースによって対応するすべての設定にアクセス可能で、以下のようなすべての側面を管理するのに役立ちます。

• 論理設計、EDA、Qsysファイル
• 設定と制約の最適化
• プロジェクトのアーカイブとマイグレーション

論理設計ファイル

本アプリケーションを活用する主なメリットの1つは、論理設計ファイルの作成・管理ができる点にあります。プロジェクトに追加すると、コンパイラは自動的にターゲットデバイス用のプログラミングファイルを生成いたします。開発資産にリモートでアクセスできるようにしたい場合は、SourceTreeやTortoiseSVNなどの特別なユーティリティをご活用いただけば、開発資産を保存可能です。